欢迎来到Doc100.Net免费学习资源知识分享平台!
您的位置:首页 > 程序异常 >

iic 时钟有关问题

更新时间: 2014-01-05 03:19:39 责任编辑: Author_N1

 

IIC 时钟问题
我在看AT24Cxx的pdf文档,里面有句话有点不懂,球指点~~~

SERIAL CLOCK (SCL):  The SCL input is used to positive - edge 
clock data into each EEPROM device and   negative - edge clock data 
out of each device.  

我认为是: 正边沿 (上升沿)时钟数据进入EEPROM器件,下降沿 时钟数据从EEPROM读出来····
         就是说在读写 EEPROM时候,读取EEPROM数据要在时钟下降沿????
但是我参考了一些代码,发现读写数据都是在CLK的上升沿,只是读写时候设置了1 0 1 0 A A A W/R 中的W/R而已··············
求理解,如何理解那句英文~~~~在此谢过啦~~~
--参考方法--
意思是数据在下降沿的时候变化,保证上升沿读取的是稳定的数据信号
上一篇:上一篇
下一篇:下一篇

 

随机推荐程序问答结果

 

 

如对文章有任何疑问请提交到问题反馈,或者您对内容不满意,请您反馈给我们DOC100.NET论坛发贴求解。
DOC100.NET资源网,机器学习分类整理更新日期::2014-01-05 03:19:39
如需转载,请注明文章出处和来源网址:http://www.doc100.net/bugs/t/20846/
本文WWW.DOC100.NET DOC100.NET版权所有。